ㆍ기지국 모뎀SoC Verification ㆍTest Plan 작성 및 유지보수 ㆍTest Coverage 정의 및 bug rate 관리 ㆍTest Bench 설계(System Verilog UVM) ㆍTest Automation
Qualification
ㆍSoC/Chip Verification 관련 7년 이상 업무 경력 ㆍRTL/System Verilog/C/C++ 능숙자
ㆍ미국 Fabless Chip Design 기업에서 Verification Engineer 근무 경력 소유자 ㆍDesign Document로부터 검증포인트를 찾아서 Test Plan, Test Bench, Test Case 만드는 일을 즐기는 분 ㆍ최신 Verification 기술 트렌드를 알고 효율적으로 수행할 방안을 지속적으로 연구하시는 분